Date
2018-01-25Metadata
Show full item record
Dissertation
Eine dedizierte Prozessor-Architektur zur effizienten Berechnung leitfähigkeitsbasierter neuronaler Netze
Abstract
Das menschliche Fassungsvermögen kommt selbst bei einfachen Systemen an seine Grenzen, sobald diese Rückkopplungen bzw. nichtlineare Abhängigkeiten aufweisen. Bei biologischen Prozessen wird dieser Umstand dadurch verstärkt, dass zahlreiche Subsysteme zusammenwirken. Simulationen bieten gewisse Vorteile gegenüber experimentellen Ansätzen, da sich ein komplexer Zusammenhang vereinfachen und gezielt untersuchen lässt. Bezogen auf Nervenzellen kann das leitfähigkeitsbasierte Huber-Braun-Modell mit tonischen, burstenden und chaotischen Impulsmustern ein breites Spektrum an neuronaler Aktivität liefern. Netzwerksimulationen sind hierbei trotz Vereinfachungen in den Modellgleichungen immer noch sehr rechenintensiv. Es existieren derzeit auch keine Hardware-Beschleuniger für das Modell. Daher wird in dieser Arbeit eine dedizierte Prozessor-Architektur vorgestellt, die genau an die Erfordernisse der Modellgleichungen angepasst ist. Als Hardware-Plattform dient ein Virtex-6-FPGA von Xilinx mit USB-Anbindung an einen Host-PC für die benutzerabhängige Konfiguration und den Ergebnis-Transfer. Die Architektur vereint in einem einzelnen Kern alle Komponenten zur echtzeitfähigen Berechnung von 1600 Zellen bei 200 MHz Taktrate. Zur Steigerung der Rechenleistung sind insgesamt 3 Kerne auf dem FPGA implementiert, wobei jeder Kern sowohl elektrische als auch chemische Synapsen unterstützt. Bei voller Auslastung ist der entwickelte Prozessor mehr als 8,5-mal so schnell wie ein Intel Core i7-6500U mit 2 CPU-Kernen. Einsatzgebiete in der Physiologie sind derzeit die Schlaf-Wach-Regulation und die Untersuchung von Netzwerk-Synchronisationen. Der synthetisierte VHDL-Code ist mit Blick auf aktuelle FPGA-Bausteine modular erweiterbar und kann auch als Grundlage für einen ASIC-Entwurf herangezogen werden.
Citation
@phdthesis{urn:nbn:de:hebis:34-2018012554249,
author={Beuler, Marcel},
title={Eine dedizierte Prozessor-Architektur zur effizienten Berechnung leitfähigkeitsbasierter neuronaler Netze},
school={Kassel, Universität Kassel, Fachbereich Elektrotechnik / Informatik},
month={01},
year={2018}
}
0500 Oax
0501 Text $btxt$2rdacontent
0502 Computermedien $bc$2rdacarrier
1100 2018$n2018
1500 1/ger
2050 ##0##urn:nbn:de:hebis:34-2018012554249
3000 Beuler, Marcel
4000 Eine dedizierte Prozessor-Architektur zur effizienten Berechnung leitfähigkeitsbasierter neuronaler Netze / Beuler, Marcel
4030
4060 Online-Ressource
4085 ##0##=u http://nbn-resolving.de/urn:nbn:de:hebis:34-2018012554249=x R
4204 \$dDissertation
4170
5550 {{Field programmable gate array}}
5550 {{VHDL}}
5550 {{Computerarchitektur}}
5550 {{Prozessor}}
7136 ##0##urn:nbn:de:hebis:34-2018012554249
<resource xsi:schemaLocation="http://datacite.org/schema/kernel-2.2 http://schema.datacite.org/meta/kernel-2.2/metadata.xsd"> 2018-01-25T08:10:26Z 2018-01-25T08:10:26Z 2018-01-25 urn:nbn:de:hebis:34-2018012554249 http://hdl.handle.net/123456789/2018012554249 ger Urheberrechtlich geschützt https://rightsstatements.org/page/InC/1.0/ FPGA VHDL Huber-Braun-Modell Gleitkommaformat 620 Eine dedizierte Prozessor-Architektur zur effizienten Berechnung leitfähigkeitsbasierter neuronaler Netze Dissertation Das menschliche Fassungsvermögen kommt selbst bei einfachen Systemen an seine Grenzen, sobald diese Rückkopplungen bzw. nichtlineare Abhängigkeiten aufweisen. Bei biologischen Prozessen wird dieser Umstand dadurch verstärkt, dass zahlreiche Subsysteme zusammenwirken. Simulationen bieten gewisse Vorteile gegenüber experimentellen Ansätzen, da sich ein komplexer Zusammenhang vereinfachen und gezielt untersuchen lässt. Bezogen auf Nervenzellen kann das leitfähigkeitsbasierte Huber-Braun-Modell mit tonischen, burstenden und chaotischen Impulsmustern ein breites Spektrum an neuronaler Aktivität liefern. Netzwerksimulationen sind hierbei trotz Vereinfachungen in den Modellgleichungen immer noch sehr rechenintensiv. Es existieren derzeit auch keine Hardware-Beschleuniger für das Modell. Daher wird in dieser Arbeit eine dedizierte Prozessor-Architektur vorgestellt, die genau an die Erfordernisse der Modellgleichungen angepasst ist. Als Hardware-Plattform dient ein Virtex-6-FPGA von Xilinx mit USB-Anbindung an einen Host-PC für die benutzerabhängige Konfiguration und den Ergebnis-Transfer. Die Architektur vereint in einem einzelnen Kern alle Komponenten zur echtzeitfähigen Berechnung von 1600 Zellen bei 200 MHz Taktrate. Zur Steigerung der Rechenleistung sind insgesamt 3 Kerne auf dem FPGA implementiert, wobei jeder Kern sowohl elektrische als auch chemische Synapsen unterstützt. Bei voller Auslastung ist der entwickelte Prozessor mehr als 8,5-mal so schnell wie ein Intel Core i7-6500U mit 2 CPU-Kernen. Einsatzgebiete in der Physiologie sind derzeit die Schlaf-Wach-Regulation und die Untersuchung von Netzwerk-Synchronisationen. Der synthetisierte VHDL-Code ist mit Blick auf aktuelle FPGA-Bausteine modular erweiterbar und kann auch als Grundlage für einen ASIC-Entwurf herangezogen werden. open access Beuler, Marcel Kassel, Universität Kassel, Fachbereich Elektrotechnik / Informatik Hillmer, Hartmut (Prof. Dr. rer. nat. habil.) Bonath, Werner (Prof. Dr.-Ing.) 92C30 92C42 87.16.Vy 87.16.Xa 87.17.Aa 87.18.Sn 87.18.Tt 87.18.yt 87.19.lg 87.19.ll 87.19.lm Field programmable gate array VHDL Computerarchitektur Prozessor 2017-12-15 </resource>
The following license files are associated with this item:
:Urheberrechtlich geschützt